數(shù)字集成電路，也就是我們常說(shuō)的數(shù)字芯片，是一種將元器件和連線集成于同一半導(dǎo)體芯片上而制成的數(shù)字邏輯電路或系統(tǒng)。數(shù)字集成電路是基于數(shù)字邏輯（布爾代數(shù)）設(shè)計(jì)和運(yùn)行的，用于處理數(shù)字信號(hào)。

1、根據(jù)數(shù)字集成電路中包含的門電路或元器件數(shù)量，可將數(shù)字芯片分為小規(guī)模集成（SSI）電路、中規(guī)模集成MSI電路、大規(guī)模集成（LSI）電路、超大規(guī)模集成VLSI電路和特大規(guī)模集成（ULSI）電路。

小規(guī)模集成電路包含的門電路在10個(gè)以內(nèi)，或元器件數(shù)不超過(guò)10個(gè)；中規(guī)模集成電路包含的門電路在10～100個(gè)之間，或元器件數(shù)在100～1000個(gè)之間；大規(guī)模集成電路包含的門電路在100個(gè)以上，或元器件數(shù)在1，000～10, 000個(gè)之間；超大規(guī)模集成電路包含的門電路在1萬(wàn)個(gè)以上，或元器件數(shù)在100，000～1，000，000之間；特大規(guī)模集成電路的門電路在10萬(wàn)個(gè)以上，或元器件數(shù)在1，000，000～10，000，000之間。隨著微電子工藝的進(jìn)步，集成電路的規(guī)模越來(lái)越大，簡(jiǎn)單地以集成元件數(shù)目來(lái)劃分類型已經(jīng)沒(méi)有多大的意義了，目前暫時(shí)以“巨大規(guī)模集成電路”來(lái)統(tǒng)稱集成規(guī)模超過(guò)1億個(gè)元器件的集成電路。

2、根據(jù)邏輯電路的不同特點(diǎn)，數(shù)字電路可以分為：時(shí)序邏輯和組合邏輯。

時(shí)序邏輯

時(shí)序邏輯是Verilog HDL 設(shè)計(jì)中另一類重要應(yīng)用，其特點(diǎn)為任意時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，而且還和電路原來(lái)的狀態(tài)有關(guān)。電路里面有存儲(chǔ)元件（各類觸發(fā)器，在FPGA 芯片結(jié)構(gòu)中只有D 觸發(fā)器）用于記憶信息，從電路行為上講，不管輸入如何變化，僅當(dāng)時(shí)鐘的沿（上升沿或下降沿）到達(dá)時(shí)，才有可能使輸出發(fā)生變化。

與組合邏輯不同的是：

（1）時(shí)序邏輯中推薦使用非阻塞賦值“ =”。

（2）在描述時(shí)序電路的always塊中的reg型信號(hào)都會(huì)被綜合成寄存器，這是和組合邏輯電路所不同的。

（3）時(shí)序邏輯的敏感信號(hào)列表只需要加入所用的時(shí)鐘觸發(fā)沿即可，其余所有的輸入和條件判斷信號(hào)都不用加入，這是因?yàn)闀r(shí)序邏輯是通過(guò)時(shí)鐘信號(hào)的跳變沿來(lái)控制的。

組合邏輯

組合邏輯的特點(diǎn)是任意時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入，與電路原本的狀態(tài)無(wú)關(guān)，邏輯中不牽涉跳變沿信號(hào)的處理，組合邏輯的verilog描述方式有兩種：

（1）：assign描述的賦值語(yǔ)句。

信號(hào)只能被定義為wire型。

（2）：always @（電平敏感信號(hào)列表）

always模塊的敏感列表為所有判斷條件信號(hào)和輸入信號(hào)，但一定要注意敏感列表的完整性。在always 模塊中可以使用if、case 和for 等各種RTL 關(guān)鍵字結(jié)構(gòu)。由于賦值語(yǔ)句有阻塞賦值和非阻塞賦值兩類，建議讀者使用阻塞賦值語(yǔ)句“=”。always 模塊中的信號(hào)必須定義為reg 型，不過(guò)最終的實(shí)現(xiàn)結(jié)果中并沒(méi)有寄存器。這是由于在組合邏輯電路描述中，將信號(hào)定義為reg型，只是為了滿足語(yǔ)法要求。

3、數(shù)字集成電路產(chǎn)品的種類很多，若按電路結(jié)構(gòu)來(lái)分，可分成TTL和MOS 兩大系列。

CMOS 數(shù)字集成電路與TTL 數(shù)字集成電路相比，有許多優(yōu)點(diǎn)，如工作電源電壓范圍寬，靜態(tài)功耗低，抗干擾能力強(qiáng)，輸入阻抗高，成本低，等等。因而， CMOS 數(shù)字集成電路得到了廣泛的應(yīng)用。

TTL 數(shù)字集成電路是利用電子和空穴兩種載流子導(dǎo)電的，所以又叫做雙極性電路。MOS 數(shù)字集成電路是只用一種載流子導(dǎo)電的電路，其中用電子導(dǎo)電的稱為NMOS 電路;用空穴導(dǎo)電的稱為PMOS 電路:如果是用NMOS 及PMOS 復(fù)合起來(lái)組成的電路，則稱為CMOS 電路。

數(shù)字集成電路品種繁多，包括各種門電路、觸發(fā)器、計(jì)數(shù)器、編譯碼器、存儲(chǔ)器等數(shù)百種器件。數(shù)字集成電路產(chǎn)品的系列見(jiàn)下表 。

國(guó)家標(biāo)準(zhǔn)型號(hào)的規(guī)定，是完全參照世界上通行的型號(hào)制定的。國(guó)家標(biāo)準(zhǔn)型號(hào)中的第一個(gè)字母 C 代表中國(guó);第二個(gè)字母 T 代表TTL ， C 代表CMOS。CT 就是中國(guó)的TTL數(shù)字集成電路， CC 就是中國(guó)的CMOS 數(shù)字集成電路。其后的部分與國(guó)際通用型號(hào)完全一致。

數(shù)字電路由組合邏輯+寄存器（觸發(fā)器）組成。

組合邏輯就是由基本門組成的函數(shù)，其輸出只會(huì)跟當(dāng)前的輸入有關(guān)，組合邏輯只完成邏輯運(yùn)算；而時(shí)序電路除了包含基本門之外，還包含存儲(chǔ)元件用例保存過(guò)去的信息，時(shí)序電路的穩(wěn)態(tài)輸出不僅取決于當(dāng)前的輸入，還與過(guò)去的輸入所形成狀態(tài)有關(guān)。第二個(gè)圖就是時(shí)序電路，在完成邏輯運(yùn)算的同時(shí)，還可以把處理結(jié)果暫存起來(lái)，用以下一次的運(yùn)算。

數(shù)字芯片基本都是由N多個(gè)相同的單元電路由一個(gè)控制電路或多個(gè)控制電路等單元構(gòu)成?；旧弦粯拥膯卧闹貜?fù)。而模擬芯片電路是各個(gè)不同的單元構(gòu)成。（二者相比而言）重復(fù)的單元電路很少。

數(shù)字芯片和模擬芯片,二者在基礎(chǔ)單元上也有些區(qū)別的，基本上數(shù)字芯片是CMOS結(jié)構(gòu)，模擬芯片是N個(gè)（一個(gè)或多個(gè)）PN結(jié)構(gòu)組成。二種結(jié)構(gòu)的靜態(tài)電流相差很遠(yuǎn)，CMOS結(jié)構(gòu)靜態(tài)電流比PN結(jié)構(gòu)的要少很多。但PN結(jié)構(gòu)比CMOS結(jié)構(gòu)的動(dòng)態(tài)范圍要大很多的。 

內(nèi)部電路的構(gòu)成決定了功能。數(shù)字芯片只能處理數(shù)字信號(hào)。同樣模擬芯片也只能處理模擬信號(hào)。二者是不能互換使用的。當(dāng)然，現(xiàn)在的很多模擬芯片中，是有數(shù)字電路的，一般是在輸入輸出的電路上是模擬信號(hào)的數(shù)字化處理。換成數(shù)字信號(hào)后，由內(nèi)部的數(shù)字電路處理。最后再換成模擬信號(hào)輸出。 

所以，綜上所說(shuō)，從功能來(lái)區(qū)分要來(lái)的準(zhǔn)確。

數(shù)字集成電路設(shè)計(jì)流程大概有下面這些步驟：系統(tǒng)總體規(guī)劃、模塊設(shè)計(jì)、頂層模塊集成、頂層功能模塊驗(yàn)證、邏輯綜合、形式驗(yàn)證、靜態(tài)時(shí)序分析、可測(cè)性設(shè)計(jì)插入、芯片版圖物理規(guī)劃、功耗分析、單元布局與優(yōu)化、時(shí)鐘樹(shù)綜合、布線、信號(hào)完整性分析、寄生參數(shù)提取、后仿真、工程更改命令、物理驗(yàn)證。