1 存儲(chǔ)器和總線構(gòu)架

1.1 系統(tǒng)構(gòu)架

l 一個(gè)驅(qū)動(dòng)單元

n Cortex?-M0 內(nèi)核系統(tǒng)總線(S-bus)

l 四個(gè)被動(dòng)單元

n 內(nèi)部 SRAM

n 內(nèi)部 Flash 閃存存儲(chǔ)器

n AHB 所連接的所有外設(shè)

n AHB 到 APB 的橋，它連接的所有 APB 設(shè)備

1.1.1 系統(tǒng)總線

此總線連接 Cortex?-M0 內(nèi)核的系統(tǒng)總線(外設(shè)總線)到總線矩陣，總線矩陣協(xié)調(diào)內(nèi)核與外部總線的訪問(wèn)。

1.1.2 AHB/APB 橋(APB)

“AHB/APB 橋”在 AHB 和 APB 總線間提供同步連接。AHB 和 APB 的操作速度均與系統(tǒng)時(shí)鐘SYS_CLK 同步。

連接到每個(gè)橋的不同外設(shè)的地址映射請(qǐng)參考表 1-1。在每一次復(fù)位過(guò)程當(dāng)中，除 SRAM 以外的所有外設(shè)都被關(guān)閉。

注意：對(duì) AHB 或 APB 總線上的寄存器進(jìn)行 8 位或者 16 位操作時(shí)，由于數(shù)據(jù)字節(jié)以小端格式存放在存儲(chǔ)器中，故有：

1. 讀操作：該操作會(huì)被自動(dòng)轉(zhuǎn)換成 32 位的讀，對(duì)應(yīng)的數(shù)據(jù)將按照小端格式被存儲(chǔ)在中間變量；

2. 寫(xiě)操作：總線和橋會(huì)自動(dòng)將 8 位或者 16 位的寫(xiě)入數(shù)據(jù)擴(kuò)展，并將缺失的高位補(bǔ) 0，以配合

32 位的向量。

1.2 存儲(chǔ)器組織

程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、寄存器和輸入輸出端口被組織在同一個(gè) 4GB 的線性地址空間內(nèi)。

數(shù)據(jù)字節(jié)以小端格式存放在存儲(chǔ)器中。一個(gè)字里的最低地址字節(jié)被認(rèn)為是該字的有效字節(jié)，而地址字節(jié)是有效字節(jié)。

1.3 嵌入式 SRAM

PT32x00x 內(nèi)置 2K 字節(jié)的 SRAM。它可以以字節(jié)、半字(16 位)或全字(32 位)訪問(wèn)。SRAM 的起始地址是 0x2000 0000。

1.4 嵌入式 Flash 閃存

PT32x00x 內(nèi)置的閃存存儲(chǔ)器可以用于在線編程(ICP)，在線編程(In-Circuit Programming–ICP)方式用于更新閃存存儲(chǔ)器的全部?jī)?nèi)容，它通過(guò) SWD 協(xié)議或系統(tǒng)加載程序(Bootloader)下載

用戶(hù)應(yīng)用程序到微控制器中。ICP 是一種快速有效的編程方法，消除了封裝和管座的困擾。

高性能的閃存模塊有以下的主要特性：

 32K 字節(jié)的閃存存儲(chǔ)器結(jié)構(gòu)，下面羅列存儲(chǔ)器的組成部分：

l 主程序區(qū)

l Bootloader 區(qū)

l 用戶(hù)配置區(qū)

通過(guò)片內(nèi)閃存控制器 IFMC 可以便捷的控制 Flash 閃存，有關(guān) IFMC 的詳細(xì)信息，請(qǐng)參考”16 片內(nèi)閃存控制器(IFMC)”。

注意：PT32x00x 不支持中斷向量表重映射，故不支持 IAP 應(yīng)用。

1.5 啟動(dòng)配置

PT32x00x 支持兩種啟動(dòng)模式：

l 從主程序區(qū)啟動(dòng)

l 從 Bootloader 區(qū)啟動(dòng)

這兩種啟動(dòng)模式都基于 Flash 片內(nèi)閃存，通過(guò)特定的程序配置以實(shí)現(xiàn)不同的啟動(dòng)模式，而無(wú)需外部硬件的介入。

注意：默認(rèn)從主程序區(qū)啟動(dòng)，關(guān)于從 Bootloader 區(qū)啟動(dòng)的詳細(xì)信息，請(qǐng)參考”16.3.6 系統(tǒng)啟動(dòng)配置”