1.4 華大HC32A460 系列功能簡(jiǎn)介

1.4.1 CPU

華大HC32A460 系列集成了新一代的嵌入式 ARM? Cortex?-M4 with FPU 32bit 精簡(jiǎn)指令CPU，實(shí)現(xiàn)了管腳少功耗低的同時(shí)，提供出色的運(yùn)算性能和迅速的中斷反應(yīng)能力。片上集成的存儲(chǔ)容量可以充分發(fā)揮出 ARM? Cortex?-M4 with FPU 出色的指令效率。CPU支持 DSP 指令，可以實(shí)現(xiàn)高效信號(hào)處理運(yùn)算和復(fù)雜算法。單點(diǎn)精度 FPU（Floating PointUnit）單元可以避免指令飽和，加快軟件開(kāi)發(fā)。

1.4.2 總線架構(gòu)（BUS）

主系統(tǒng)由 32 位多層 AHB 總線矩陣構(gòu)成，可實(shí)現(xiàn)以下主機(jī)總線和從機(jī)總線的互連。

主機(jī)總線

? Cortex-M4F 內(nèi)核 CPUI 總線，CPUD 總線，CPUS 總線

? 系統(tǒng) DMA_1 總線，系統(tǒng) DMA_2 總線

? USB DMA 總線

從機(jī)總線

? Flash ICODE 總線

? Flash DCODE 總線

? Flash MCODE 總線(除 CPU 以外其他主機(jī)訪問(wèn) Flash 的總線)

? SRAMH 總線(SRAMH 32kB)

? SRAMA 總線(SRAM1 64KB)

? SRAMB 總線(SRAM2 64KB，SRAM3 28KB，Ret_SRAM 4KB)

? APB1 外設(shè)總線(EMB/Timers/SPI/USART/I2S)

? APB2 外設(shè)總線(Timers/SPI/USART/I2S)

? APB3 外設(shè)總線(ADC/PGA/TRNG)

? APB4 外設(shè)總線(FCM/WDT/CMP/OTS/RTC/WKTM/I2C)

? AHB1 外設(shè)總線(KEYSCAN/INTC/DCU/GPIO/SYSC)

? AHB2 外設(shè)總線(CAN/SDIOC)

? AHB3 外設(shè)總線(AES/HASH/CRC/USB FS)

? AHB4 外設(shè)總線(SDIOC)

? AHB5 外設(shè)總線(QSPI)

借助總線矩陣，可以實(shí)現(xiàn)主機(jī)總線到從機(jī)總線高效率的并發(fā)訪問(wèn)。

1.4.3 復(fù)位控制（RMU）

芯片配置了 14 種復(fù)位方式。

? 上電復(fù)位(POR)

? NRST 引腳復(fù)位(NRST)

? 欠壓復(fù)位（BOR）

? 可編程電壓檢測(cè) 1 復(fù)位（PVD1R）

? 可編程電壓檢測(cè) 2 復(fù)位（PVD2R）

? 看門(mén)狗復(fù)位（WDTR）

? 專(zhuān)用看門(mén)狗復(fù)位（SWDTR）

? 掉電喚醒復(fù)位(PDRST)

? 軟件復(fù)位(SRST)

? MPU 錯(cuò)誤復(fù)位(MPUR)

? RAM 奇偶校驗(yàn)復(fù)位(RAMPR)

? RAMECC 復(fù)位(RAMECCR)

? 時(shí)鐘異常復(fù)位(CKFER)

? 外部高速振蕩器異常停振復(fù)位(XTALER)

1.4.4 時(shí)鐘控制（CMU）

時(shí)鐘控制單元提供了一系列頻率的時(shí)鐘功能，包括：一個(gè)外部高速振蕩器，一個(gè)外部低速振蕩器，兩個(gè) PLL 時(shí)鐘，一個(gè)內(nèi)部高速振蕩器，一個(gè)內(nèi)部中速振蕩器，一個(gè)內(nèi)部低速振蕩器，一個(gè) SWDT 專(zhuān)用內(nèi)部低速振蕩器，時(shí)鐘預(yù)分頻器，時(shí)鐘多路復(fù)用和時(shí)鐘門(mén)控電路。時(shí)鐘控制單元還提供時(shí)鐘頻率測(cè)量功能（FCM）。時(shí)鐘頻率測(cè)量電路使用測(cè)定基準(zhǔn)時(shí)鐘對(duì)測(cè)定對(duì)象時(shí)鐘進(jìn)行監(jiān)視測(cè)定。在超出設(shè)定范圍時(shí)發(fā)生中斷或者復(fù)位。AHB、APB 和 Cortex-M4 時(shí)鐘都源自系統(tǒng)時(shí)鐘，系統(tǒng)時(shí)鐘的源可選擇 6 個(gè)時(shí)鐘源：

1) 外部高速振蕩器（XTAL）

2) 外部低速振蕩器（XTAL32）

3) MPLL 時(shí)鐘（MPLL）

4) 內(nèi)部高速振蕩器（HRC）

5) 內(nèi)部中速振蕩器（MRC）

6) 內(nèi)部低速振蕩器（LRC）

系統(tǒng)時(shí)鐘的運(yùn)行時(shí)鐘頻率可以達(dá)到 200MHz。SWDT 有獨(dú)立的時(shí)鐘源：SWDT 專(zhuān)用內(nèi)部低速振蕩器（SWDTLRC）。實(shí)時(shí)時(shí)鐘（RTC）使用外部低速振蕩器或者內(nèi)部低速振蕩器作為時(shí)鐘源。USB-FS 的 48MHz 時(shí)鐘，I2S 通信時(shí)鐘可以選擇系統(tǒng)時(shí)鐘，MPLL，UPLL 作為時(shí)鐘源。對(duì)于每一個(gè)時(shí)鐘源，在未使用時(shí)都可以單獨(dú)打開(kāi)和關(guān)閉，以降低功耗。

1.4.5 電源控制（PWC）

電源控制器用來(lái)控制芯片的多個(gè)電源域在多個(gè)運(yùn)行模式和低功耗模式下的電源供給、切換、檢測(cè)。電源控制器由功耗控制邏輯(PWC)、電源電壓檢測(cè)單元(PVD)構(gòu)成。芯片的工作電壓(VCC)為 1.8V 到 3.6V。電壓調(diào)節(jié)器(LDO)為 VDD 域和 VDDR 域供電，VDDR 電壓調(diào)壓器(RLDO)在掉電模式時(shí)為 VDDR 域供電。芯片通過(guò)功耗控制邏輯(PWC)提供了超高速、高速、超低速三種運(yùn)行模式，睡眠、停止和掉電等三種低功耗模式。電源電壓檢測(cè)單元(PVD)提供了上電復(fù)位(POR)、掉電復(fù)位(PDR)、欠壓復(fù)位(BOR)、可編程電壓檢測(cè) 1(PVD1)、可編程電壓檢測(cè) 2(PVD2)等功能，其中 POR、PDR、BOR 通過(guò)檢測(cè) VCC 電壓，控制芯片復(fù)位動(dòng)作。PVD1 通過(guò)檢測(cè) VCC 電壓，根據(jù)寄存器設(shè)定使芯片產(chǎn)生復(fù)位或者中斷。PVD2 通過(guò)檢測(cè) VCC 電壓或者外部輸入檢測(cè)電壓，根據(jù)寄存器選擇產(chǎn)生復(fù)位或者中斷。VDDR 區(qū)域在芯片進(jìn)入掉電模式后可以通過(guò) RLDO 維持電源，保證實(shí)時(shí)時(shí)鐘模塊(RTC)、

喚醒定時(shí)器(WKTM)能夠繼續(xù)動(dòng)作，保持 4KB 的低功耗 SRAM(Ret-SRAM)的數(shù)據(jù)。模擬模塊配備了專(zhuān)用供電引腳，提高了模擬性能。

1.4.6 初始化配置（ICG）

芯片復(fù)位解除后，硬件電路會(huì)讀取 FLASH 地址 0x00000400H~0x0000041FH（其0x00000408~0x0000041F 為預(yù)留功能地址，該 24byte 地址需要用戶設(shè)定全 1 以確保證芯片動(dòng)作正常）把數(shù)據(jù)加載到初始化配置寄存器，用戶需要編程或擦除 FLASH 扇區(qū) 0 來(lái)修改初始化配置寄存器。